AMD GFX1250: LLVMコミットがMI455Xアーキテクチャの詳細を明らかに

AMDの次世代データセンターアクセラレータ、MI455X（コードネームGFX1250）がLLVMで予備的なサポートを得ており、そのコミットはグラフィックスの痕跡をすべて取り除いたコンピュートモンスターの明確な姿を描き出している。このチップはHeliosラックを駆動し、AMDのAdvancing AIイベントで発表される予定だ。

アーキテクチャの深掘り

GFX1250はWave32専用である——CDNAのWave64専用設計やRDNAのデュアルモード機能からの逸脱だ。これは既存のCDNAカーネルに再評価が必要となることを意味する。各SIMDは最大1024 VGPRをアドレス指定可能で、CDNA4の分割256+256割り当てやRDNAの256レジスタ上限からの大幅な飛躍だ。これはレジスタプレッシャーの高いMLワークロードにとって恩恵となる。

最も重要な変更は、LDSとベクトルL0キャッシュを単一の448KB WGPキャッシュ（WGP$）に統合したことで、NvidiaやIntelが長年行ってきた方式に一致する。AMDは分割構造を維持した最後の企業だった。Waveフロントあたりの最大アドレス指定可能LDSは320kBに倍増し、統合プールのおかげで実際のLDSはさらに大きくなる可能性がある。

RDNA4の目玉機能である動的VGPR割り当ては顕著に欠落している——命令はノーオペレーションだ。MLワークロードのレジスタ需要を考えるとこれは驚きだ。パックFP32演算（レーンあたり2つのFP32演算）はCDNA2から引き継がれ、RDNAに対してベクトル幅を実質的に倍増させている。

コンピュート専用、グラフィックスなし

GFX1250はほぼすべてのグラフィックスハードウェアを排除している：ラスタライザなし、テクスチャ命令なし、BVH（レイトレーシング）なし、頂点補間なし、そして以前のCDNAとは異なり、型付きまたは型なしのバッファ命令もない。これは純粋なコンピュートアクセラレータであり、重要な部分にダイスペースを節約している。

テンソル演算：両方の長所

WMMAテンソルユニットは、RDNA4のよりシンプルなプログラミングモデルとCDNA4のより広範なフォーマットサポートを組み合わせている。行列の次元はM=N=16のままで、Kは型によって異なる：FP64/FP32ではK=4、FP16ではK=32、INT8ではK=64、FP8ではK=128。INT4はK=32（RDNA4レベル）のまま。GFX1250は、HPC向けのGFX1251（MI430X）に予約されているFP64を除き、CDNA4とRDNA4の両方のすべてのデータ型をサポートする。OCP MXスタイルのスケーリングも含まれている。

新しいLDS部分行列転置命令がRDNA4の提供を補完し、スパースWMMAはKを同じに保つ（密なものより命令あたりの作業量が少ない）。

全体的に、GFX1250は注意深く調整されたMLワークホースのように見える。統合キャッシュと巨大なレジスタファイルは、NvidiaのBlackwellとのギャップを埋めるのに役立つはずだが、確かなことは実際のベンチマークを待つ必要がある。